# (1) Japanese Patent Application Laid-Open No. 2001-238452: "CONVERTER CIRCUIT"

The following is an extract relevant to the present application.

The present invention relates to a circuit for converting AC power into DC power, and particularly to a converter circuit having a high power factor controlled such that a harmonic component contained in an input current is reduced by using a pulse width modulation technique.

The present invention includes the following steps: (1) A control circuit 10 into which an output of a photocoupler 11 for detecting an input voltage polarity is input estimates a zero-cross timing or the like of a power supply voltage and detects an output voltage for each zero-crossing or voltage peak to execute voltage control calculation, so that voltage control calculation frequency is lowered; (2) Voltage control calculation frequency is lowered by detecting an output voltage in the timings delayed by 45 degrees and by 135 degrees from the zero-crossing to execute the voltage control calculation; (3) A fault of smoothing means is determined when a difference exceeds a constant value by detecting an output voltage in the timings delayed by 45 degrees and by 135 degrees from the zero-crossing; and (4) When switching operations of two arms are switched at the zero-crossing, the "off" operation is conducted with priority in the side which should be set off, and the remaining arm is set "on" with the timing of the next calculation timing.

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(II)特許出願公開番号 特開2001 — 238452 (P2001 — 238452A)

(43)公開日 平成13年8月31日(2001.8.31)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H02M 7/12

H 0 2 M 7/12

P 5H006

В

С

### 審査請求 未請求 請求項の数5 〇L (全9頁)

(21)出願番号

特顧2000-45501(P2000-45501)

(22)出顧日

平成12年2月23日(2000.2.23)

(71) 出顧人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 土山 吉朗

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 松城 英夫

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)

最終頁に続く


#### (54)【発明の名称】 コンパータ回路

#### (57)【要約】

【課題】 PWMコンバータで、広範囲で高力率を得る 為にデジタル制御回路を使用する場合に、主回路電流の 通過素子数を減らし、回路損失を低減し、効率向上を目 指すには、演算量が膨大になる。

【解決手段】(1)入力電圧極性検出用フォトカプラ11の出力を入力した制御回路10で、電源電圧のゼロクロスタイミング等を推定し、ゼロクロスもしくは電圧ピーク毎に出力電圧を検出して電圧制御演算を行ない、電圧制御演算の頻度を下げる。

- (2) ゼロクロスより45度と135度遅れたタイミングで出力電圧を検出して電圧制御演算を行い、電圧制御演算の頻度を下げる。
- (3) ゼロクロスより 4 5 度と 1 3 5 度遅れたタイミングで出力電圧を検出し、その差が一定以上になれば、平滑手段の異常とする、
- (4) ゼロクロスで2つのアームのスイッチング動作を 切り替えるときに、OFFすべき側を優先してOFF動 作を行い、次の演算タイミングで残りのアームをONす る。



#### 【特許請求の範囲】

【請求項1】 交流電源もしくは、交流電源を整流し た回路に接続されたリアクトルと、そのリアクトルに対 して、リアクトルを経由した一端とリアクトルを経由し ない一端とをスイッチング素子にて短絡することにより 前記リアクトルに電流を充電せしめ、前記スイッチング 素子をオフすることにより前記リアクトルに充電された 電流をダイオードを介して出力させる動作を離散時間的 に制御する手段とを備えた昇圧型のPWMコンパータ回 路であって、前記制御手段においては、前記PWMコン 10 バータ回路の出力電圧Vdcを検出する直流電圧検出手段 と、出力電圧の設定直流電圧Vdc\*が等しくなるよう に、前記PWMデュティを変調するものであって、前 記、前記PWMコンバータ回路の出力電圧Vdcを検出す る直流電圧検出手段の出力検出と、前記出力電圧の設定 直流電圧 V dc\*の検出と、2つの検出結果に基づく PW Mデュティ変調の演算が、前記交流電源電圧のゼロクロ スタイミングもしくは電圧ピークタイミングの少なくと も一方のタイミングと略同じに動作することを特徴とす るコンバータ回路。

【請求項2】 請求項1記載の昇圧型のPWMコンバー タ回路であって、 制御手段においては、前記 PWMコン バータ回路の出力電圧Vdcを検出する直流電圧検出手段 と、出力電圧の設定直流電圧Vdc\*が等しくなるよう に、前記PWMデュティを変調するものであって、前 記、前記PWMコンバータ回路の出力電圧Vdcを検出す る直流電圧検出手段の出力検出と、前記出力電圧の設定 直流電圧Vdc\*の検出と、2つの電圧検出結果に基づく PWMデュティ変調の演算が、前記交流電源電圧のゼロ クロスタイミングから電源周波数に対して4 5 degずれ たタイミングと 1 3 5 degずれたタイミングに略同時に 動作することを特徴とするコンバータ回路。

請求項2記載のコンバータ回路であっ 【請求項3】 て、前記出力電圧 V dc検出結果を2回数ずつ加算平均 し、平均結果に基づき、電源周波数と同一周波数で同期 したタイミングで、PWMデュティ演算を実行すること を特徴とするコンパータ回路。

【請求項4】 出力電圧を平滑する平滑手段とを備え た請求項2もしくは3記載の昇圧型のPWMコンパータ 回路であって、前記2種類のタイミングにおける検出し た直流電圧の差が一定以上になったときには、出力電圧 の平滑手段の動作異常として、警報もしくは動作停止を 行なうことを特徴とするコンバータ回路。

のリアクトルに接続され、高速ダイオード及び整流ダイ オード及びそれに並列に接続されたスイッチング素子を 有するPWMコンバータ回路、もしくは、前記リアクト ルに接続され、高速ダイオードを逆方向に並列接続した 2組のスイッチング素子により構成される第一のアーム ともう一端の交流電源に対しては2組の整流ダイオード 50 交流電源1はリアクトル206を経由して下アームがス

による第二のアームとで構成された昇圧型のPWMコン パータ回路であって、前記交流電源の電圧極性に基づ き、前記2つのスイッチング素子のうちの一方をパルス 幅変調にて駆動し、前記交流電源の電圧極性の変化時に は、それまでパルス幅変調駆動を行なっていたスイッチ ング素子をOFFし、その後、 もう一方のスイッチング 素子のパルス幅変調を開始することを特徴とするコンバ ータ回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、交流電力を直流電 力に変換する回路に関するものであり、パルス幅変調技 術を用いて、入力電流に含まれる高調波成分が少なくな るように制御される高力率なコンパータ回路に関するも のである。

#### [0002]

【従来の技術】従来、電源高調波歪みを抑制し力率改善 の機能を有する電源装置は、交流入力電流が正弦波状と なるよう制御する昇圧コンバータ回路を具備している。 20 例えば、特開昭63-224698号公報等に述べられ ているように、特に単相入力電源では回路構成が簡単な ことから入力電圧を整流後、昇圧コンバータ回路で入力 電流を制御している。この従来技術は、図11に示すよ うな構成となる。すなわち、交流電源1を一旦整流ダイ オード回路102a、102b、102c、102dで 整流後、リアクトル106とスイッチング素子103と ダイオード104と平滑コンデンサ7で構成された昇圧 コンバータ回路で直流電源を作り、負荷8に供給するも のである。

【0003】図12は、図11の回路を制御する制御回 路110の制御ブロック図である。図12において、比 較手段137において設定直流電圧Vdc\*と図11の抵 抗9a、9bより得られた実際の直流電圧Vdcとの誤差V errを得て、補償フィルタ132を経由して、図11の 抵抗 1 1 1 a、 1 1 1 bにより得られた整流出力 | Vac | を乗算器131に入力し、設定電流情報 | Iac\* | を得 る。この | Iac\* | は、図11の抵抗113の両端電圧 で検出された実際の入力電流情報 | Iac | と比較手段1 38で比較され、その誤差情報 | Iac | errが得られ、 40 補償フィルタ133に送られる。補償フィルタ133で は入力電流波形制御が安定になるためのフィルタ演算が 行われる。補償フィルタ133の出力は比較器134に 送られ、発振器135からの出力信号と比較され、パル ス幅変調信号PWMout となる。パルス幅変調信号PW Mout は図11においてゲート駆動回路105を経てス イッチング素子103を駆動制御する。

【0004】また、図13は、図11の回路における電 力の通過素子である整流ダイオードの数を減少させた回 路であり、昇圧型PWMコンバータによるものである。

イッチング素子3a、3bと整流ダイオード2a、2bで構 成され、上アームが高速ダイオード4a、4bで構成され た整流プリッジ回路に入力される。整流ブリッジ回路の 出力には、図11の場合と同様に、平滑コンデンサ7、 負荷8および出力電圧検出用の抵抗9a、9bが接続され ている。また、入力電流波形の検出のために、電流セン サ213が具備され、また入力電圧波形の検出のためト ランス211が具備されている。図11の場合と同様の 入力電流波形情報 | Iac | を得るためにダイオードブリ ッジ回路251a、251b、251c、251dが設けら 10 の電圧検出結果に基づくPWMデュティ変調の演算が、 れ、その結果が制御回路110に送られる。同様に、図 11の場合と同様の入力電圧波形情報 | Vac | を得るた めにダイオードブリッジ回路212a、212b、212 c、212dが設けられ、その結果が制御回路110に送 られる。制御回路110の処理構成は図12と同じであ る。

#### [0005]

【発明が解決しようとする課題】しかしながら、従来技 術のうち前者では、交流電源の出力を一旦整流ダイオー ド回路で整流したのち昇圧コンバータ回路を動作させて 20 いたため、回路上、主回路電流の通過素子数が多くな り、基本的な損失が多くなるという課題を有している。

【0006】また、従来技術の後者では、主回路電流の 通過素子数は減るものの、入力電圧波形検出や入力電流 波形の検出が複雑かつ大型になる。この検出が複雑にな るために、検出のための消費電力なども無視できなくな

【0007】特に、直流出力電圧には電源周波数の2倍 の周波数の変動成分があり、変動成分が干渉しないよう に平均電圧を一定に保ちながら高力率を得る方法も簡単 30 るとともに、2つの電圧検出結果の差を求め、差が一定 に実現できる方法が開示されていない。

【0008】本発明は、従来のコンパータ回路のこのよ うな課題を考慮し、特に広範囲で高力率を得るべくデジ タル制御回路を使用する場合に、回路上、主回路電流の 通過素子数を減らし、回路損失を低減し、効率向上を目 指すコンバータ回路を提供することを目的とするもので ある。

#### [0009]

【課題を解決するための手段】請求項1から3までの本 発明は、単相PWMコンバータ回路において、出力電圧 40 し、前記交流電源の電圧極性の変化時には、それまでパ の制御を簡便にする方法を提供するものであり、以下に 示す手段で構成する。

(1) 出力電圧の制御演算の頻度を減らすために、交流 入力電源の電圧ゼロクロスを検出もしくは推定する手段 を有し、前記PWMコンバータ回路の出力電圧Vdcを検 出する直流電圧検出手段と、出力電圧の設定直流電圧V dc\*が等しくなるように、前記PWMデュティを変調す るものであって、前記PWMコンパータ回路の出力電圧 Vdcを検出する直流電圧検出手段の出力検出と、前記出 力電圧の設定直流電圧Vdc\*の検出と、2つの検出結果

に基づくPWMデュティ変調の演算が、前記交流電源電 圧のゼロクロスタイミングもしくは電圧ピークのタイミ ングの少なくとも一方のタイミングにて略同時に動作す

(2) 出力電圧の制御演算の頻度を減らすとともに、中 間コンデンサの容量不足による電圧リップルの影響をキ ャンセルするために、前記、前記PWMコンバータ回路 の出力電圧Vdcを検出する直流電圧検出手段の出力検出 と、前記出力電圧の設定直流電圧 V dc\*の検出と、2つ 前記交流電源電圧のゼロクロスタイミングから電源周波 数に対して45degずれたタイミングと135degずれた タイミングに略同時にて動作するまた、請求項4の本発 明は、単相PWMコンパータ回路において、平滑手段で ある中間コンデンサの容量低下などに対する検出機能を 設けるもので、

(3) 出力電圧の制御演算の頻度を減らすとともに、中 間コンデンサの容量不足による電圧リップルの影響をキ ャンセルするために、交流入力電源の電圧ゼロクロスを 検出もしくは推定する手段を有し、前記PWMコンバー タ回路の出力電圧Vdcを検出する直流電圧検出手段と、 出力電圧の設定直流電圧 Vdc\*が等しくなるように、前 記PWMデュティを変調するものであって、前記、前記 PWMコンバータ回路の出力電圧Vdcを検出する直流電 圧検出手段の出力検出と、前記出力電圧の設定直流電圧 Vdc\*の検出と、2つの電圧検出結果に基づくPWMデ ュティ変調の演算が、前記交流電源電圧のゼロクロスタ イミングから電源周波数に対して45degずれたタイミ ングと135degずれたタイミングに同期して動作させ 以上になったときには、出力電圧の平滑手段の動作異常 として、警報もしくは動作停止を行なう。また、請求項 5の本発明は、単相 PWMコンバータ回路において、低 順方向電圧降下の整流ダイオードとファーストリカバリ ー性能を有する高速ダイオードの2種類のダイオードと スイッチング素子を用いてパルス幅変調制御するように 構成され、以下の手段により構成される。

(4) 前記交流電源の電圧極性に基づき、前記2つのス イッチング素子のうちの一方をパルス幅変調にて駆動 ルス幅変調駆動を行なっていたスイッチング素子をOF Fし、その後、もう一方のスイッチング素子のパルス幅 変調を開始する

【発明の実施の形態】以下に、本発明をその実施の形態 を示す図面に基づいて説明する。

【0011】図1は、本発明にかかる第1の実施の形態 のコンバータ回路を示す構成図である。図1において、 交流電源1の出力端からチョーク6を経由して、スイッ 50 チング素子3aと高速ダイオード4aの並列接続による

上アームと、スイッチング素子3bと高速ダイオード4 bの並列接続による下アームに接続されている。一方、 交流電源1のもう一方の出力端は、整流ダイオード2 a、2bに接続されており、これらの回路接続によりブ リッジ回路を構成している。ブリッジ回路の出力には平 滑コンデンサ1、負荷8、及び抵抗9a、9bからなる出 力電圧検出回路が接続されている。また、交流電源1に は、電流センサ13と、抵抗12およびフォトカプラ1 1からなる電圧極性検出回路が接続されている。フォト カプラ11の一次側に並列接続されたダイオード15は 10 ォトカプラ11の一次側の電流を増加する必要がある。 フォトカプラ11の保護用である。電流センサ13の出 カと、電圧極性検出回路はフォトカプラ11の二次側か らそれぞれ制御回路10に検出情報を入力する。制御回 路10は、入力電流の絶対値情報〔Iacíと、電圧極性 情報 P Cout 、直流電圧 V dcに基づき、スイッチング素 子3a、3bの適切なパルス幅変調出力PWMout を算出 し、振り分け手段40を経由して、それぞれのスイッチ ング素子の駆動制御回路5a、5bに出力する。

【0012】次に制御回路10の概要について、図2を 用いて説明する。図1でのフォトカプラ11の出力PC 20 out は正弦波発生手段36に入力され、正弦波の絶対値 を再生し、乗算器31に入力される。正弦波発生手段3 6の動作は後述する。一方、直流電圧出力の設定値 Vdc \* と実際の直流電圧Vdcとの差である電圧誤差信号Ver rが加減算器37にて求められ、補償フィルタ32に入 力される。補償フィルタ32では、直流電圧制御系が安 定動作するための補償演算を行う。補償演算内容は後述 する。補償フィルタ32の結果は乗算器31に送られ、 正弦波絶対値との乗算を行う。乗算結果は入力電流指令 値 | Iac | \* となり、入力電流相当値 | Iac | と加減算 30 器38にて比較され、入力電流誤差情報 | Iac | err を 得る。直流電圧Vdcを設定値Vdc\*に一致させるための演 算の詳細については後述する。

【0013】入力電流相当値 | Lac | は、電流センサ1 3と折り返し手段39を経由して得られたものである。 入力電流相当値が得られるまでのプロセスについては後 述する。入力電流誤差情報 | Iac | err は補償フィルタ 33に送られ、入力電流制御系が安定に動作するための 補償演算を行う。補償フィルタ33の結果は比較器34 に送られ、発振器35の出力と比較されてパルス幅変調 40 信号PWMoutを得る。パルス幅変調信号PWMoutは、 振り分け手段40を経由して、図1のスイッチング素子 駆動制御回路5a、5bに送られて、スイッチング素子3 a、3bを駆動する。

【0014】また、これらすべての演算は、発振器35 の出力に同期して行うことにより、タイミング管理を容 易にしている。発振器35の周波数は、スイッチング素 子3a、3bによるスイッチング周波数となるので、リア クトル6での電流リップルによる電磁音が聞こえないよ される。

【0015】図3、図4は、図2の正弦波発生手段36 の動作を示した波形図である。図3の波形図は入力電源 電圧Vacとフォトカプラ出力PCout との関係を示した ものである。入力電源電圧が所定の値を超えると、フォ トカプラ11がONし、P Cout がHiレベルとなる。 図3で明らかなように、Hiレベルの期間とLoレベル の期間とは同じとは限らない。Hiレベル期間とLoレ ベル期間とを等しくするには、抵抗12を小さくしてフ しかしながら、これは現実的には消費電力を増加させて しまい、主回路の損失を減少させる目的に矛盾をきた す。Hiレベル期間とLoレベル期間の一致しないフォ トカプラ出力PCoutを制御回路10に入力し、制御回 路10ではPCout 信号の立ち上がり時刻、ton(1)、 ton(2)、. . . および立ち下がり時刻 toff(1)、 toff (2)、... を計測する。制御回路では、例えば、立ち 上がり時刻の間隔を求めると、入力電源の周期tacとな る。すなわち入力電源の周波数を知ることができる。電 源周波数は一般に50Hzもしくは60Hzであるの で、周期は20msもしくは16.7msとなり、スイ ッチング周波数の周期50μsで400カウントもしく は333カウント程度になり、計測誤差などの影響があ っても、容易に弁別することができる。同様のことは立 ち下り時刻の間隔を用いても行える。

【0016】このようにして得られた電源周波数値は、 スイッチング周期毎にどれだけ電源位相が進んだかを算 出する。すなわち、スイッチング周期毎に50Hzの場 合には360/400度ずつ進めていけばよく、60H zの場合は360/333度ずつ進めていけばよい。更 に又、負荷として脈動トルクを有するものをモータで駆 動するときなどに、モータ回転数と電源周波数との干渉 ポイントを回避するのにも用いられる。

【0017】図4は、図3と同じ波形図から、電源電圧 のゼロクロス時刻の算出方法を示すものである。図4か ら明らかなように、PCoutの立ち上がり時刻 ton(1)と 立ち下がり時刻 toff(1)との中間時刻 tp は電源電圧の ピーク時刻になる。したがって、ピーク時刻tb から9 0度(tac/4)遅れの時刻が立ち下がりのゼロクロス 時刻であり、ピーク時刻 tpから270度(3・tac/ 4) 遅れの時刻が立ち上がりのゼロクロス時刻になる。 このゼロクロス時刻を用いて正弦波テーブルのゼロを読 み出すタイミングが決定できる。

【0018】このようにして得られたゼロクロス時刻は 正弦波発生に用いられるとともに、図1のスイッチング 素子3a、3bのいずれを用いるかの判断にも用いられ る。すなわち、フォトカプラ11のONが含まれている 180度期間の場合には、下アーム側のスイッチング素 子3bをスイッチングする必要があり、フォトカプラ1 うに20kHz程度あるいはそれ以上の周波数値が採用 50 1のOFFが含まれていない180度期間の場合には、

上アーム側のスイッチング素子3 aをスイッチングする 必要がある。また、スイッチングに用いられない期間は それぞれのスイッチング素子はOFFとなる。図2で は、正弦波発生手段36の出力として振り分け手段40 に入力して、PWMout信号から2つのスイッチング素 子用の制御信号を発生させている。振り分けの詳細は後 述する。

【0019】図5は、実際の直流電圧Vdcと入力電圧波 形Vacとの関係を示す波形図である。Vacは単相の交流で あり、電流波形が正弦波であっても、その電力Pacは電 源周波数の2倍の周波数のリップルを有しているため、 出力電圧Vdcを完全に一定にすることは、電解コンデン サ7の容量を無限大にしないと困難である。また逆に、 無理やりVdcを一定電圧にしようとすると、入力電流波 形が正弦波ではなくなり、本来の目的である電力の有効 利用が実現できない。したがって、Vdcにリップルを許 容して、その平均電圧 V dcAVを設定電圧 Vdc\*に近づける ことになる。しかしながら、Vdcにリップルがあると、 図2の乗算器31の出力である電流指令 | Iac | \*がゆ らぐため、あらかじめVdc検出値に含まれているリップ ル成分をフィルタ演算で除去する方法が採用されてい た。このフィルタ演算は、電源周波数の2倍成分を十分 小さくするために、一般には、カットオフ周波数を非常 に低い周波数に設定している。このため、電圧制御系に 変動があった場合の過渡応答が悪化する、あるいは、デ ジタル計算機でフィルタ演算を行う場合には演算桁数が 多く必要とする、などの課題があった。

【0020】図5の波形において、入力電圧Vacのゼロ クロス時刻の出力電圧Vdcはリップルの中心値になって いるので、このタイミングのみを抽出することにより、 平均化演算処理を行うことなく出力電圧Vdcの平均値を 得ることができる。つまり、演算回数は電源周波数の2 倍のみでありながら、その周波数を除去するフィルタ演 算を不要にでき、演算に要する負荷を大きく軽減でき

【0021】以下、図6を用いて、出力電圧制御に関す る制御操作手順を説明する。図6の処理は、ゼロクロス 時刻ごとに開始されるものとする。処理61において、 出力電圧Vdcおよび設定値Vdc\*を制御回路10に読み込 算器37に相当する。続いて処理62において制御の補 償演算を行う。補償演算としては、誤差に「比例」した ものと、誤差を「積分もしくは累積加算」したものとの 和などが用いられる。この処理は図2の補償演算手段3 2に相当する。なお、図5から明らかなように、入力電 圧波形のゼロクロス時刻以外に電圧のピーク(正負と も)時刻に検出を行っても同様のことが実現できる。ま た、ゼロクロス時刻と電圧ピーク時刻とで同じように行 っても同様のことが実現できる。

なる別の実施例による直流電圧の検出および制御方法の 原理を示すものである。図7では、ゼロクロス時刻か ら、45度遅れたタイミングおよび135度遅れたタイ ミングに注目すると、直流電圧Vdcの最も高いところと 最も低いところがある。この2種類の値を交互に入力 し、加算平均していくことにより、やはりフィルタ演算 をしないで直流電圧の平均値を得ることができる。さら にこの方法では、直流電圧の変動幅も把握でき、例えば コンデンサ1の容量が少なくなっているなどの異常検出 10 も可能である。45度および135度のタイミングは図 3、図4に示した方法から求めることができる。

【0023】図8は、図7に示した検出方法での制御操 作手順の一例を示すものである。これらの処理は、ゼロ クロス時刻より45度および135度遅れたタイミング ごとに行われるものとする。処理81において、出力電 圧Vdcを読み込み、判断82においてゼロクロス時刻か ら45度経過か135度経過かを調べ、45度経過であ れば処理を終了する。一方、135度経過であれば、処 理83へ進み、今回の直流電圧値と前回すなわち45度 20 経過時の直流電圧との加算平均を行なう。次に処理84 に進み、このようにして得られた平均値をもって、設定 値Vdc\*との差を演算し、処理85の補償演算へと進む。 第一の実施形態と同じく、補償演算としては、誤差に 「比例」したものと、誤差を「積分もしくは累積加算」 したものとの和などが用いられる。次に、判断86にお いて2つの直流電圧値の差を算出し、あらかじめ設定し たしきい値と比較する。差がしきい値を上回っていれば 処理87へと進み、差がしきい値を下回っていれば処理 を終了する。処理87ではコンデンサの容量が低下して 30 いる判断を下す。この判断により、警報もしくは停止な どを行なう。

【0024】図7、図8で示した実施形態でも、2つの 値を加算平均するというだけで、たかだか、電源周波数 の4倍の周波数の時間刻みでの簡単な計算で直流電圧の 平均値を検出することが可能になる。

【0025】次に、図9および図10を用いて、振り分 け回路39の動作を説明する。図9は、発振回路35の 出力と比較器34の出力PWMoutと、振り分け回路39の 出力結果などを示す波形図である。入力電圧Vacのゼロ み、その誤差Vdcerrを算出する。この処理は図2の加減 40 クロスになると、上アームのスイッチングと下アームス イッチングとを切り替える必要が発生し、図9では、下 アームのスイッチングから上アームのスイッチングに切 り替わるときの波形をあらわしている。すなわち、ゼロ クロス時刻Tzcの直後において、上下の双方のアームが0 FFである期間を設けている。図9では、離散時間的にチ エックタイミング毎に判断され、tkでゼロクロスを検 出して下アームのスイッチング(PWM)をOFFし、 次のチェックタイミング t k+l で上アームのスイッチン グ(PWM)を開始する。

【0022】図7は、図5、図6で説明した方法とは異 50 【0026】このようなOFF期間を設定しておくのはス

イッチング素子3a、3bの特性に基づく。一般にスイ ッチング案子においてはONする時の方がOFFする時 よりも速く動作する。このため、図1の構成のような上 下アームの構成においては、一方のアームをOFFする と同時に残りのアームをONすると、OFFする方のア ームがまだ完全にOFFしていないうちに残りのアーム がONしてしまい、2つのアームが同時にONしている 時間が生じる。同時にONすると、コンデンサイの電荷 を短絡することになり大電流が流れ、スイッチング素子 の破壊を招く。このため、絶対に、同時にONしないよ 10 うにしておく必要がある。

【0027】図10は、図9の制御動作を順序的に行な うためのフローチャートであり、この処理は、図9のチ エックタイミング毎に動作するものとする。最初に判断 91において、Vacの立下がりのゼロクロスかどうかを 調べる。立下がりのゼロクロスを検出したならば、判断 92に進み、そうでなければ終了する。判断92では既 に下アームのスイッチング (PWM) がOFFされてい るかどうかを調べ、既にOFFされていれば、処理93 へすすみ、そうでなけれな処理94へと進む。処理93 20 【図7】上記図2における出力電圧検出手段の動作を示 では上アームのスイッチングをONし、処理94では下 アームのスイッチングをOFFし、それぞれ処理を終え る。この方法によれば、チェックタイミング周期の期間 は双方ともOFFにできることになり、スイッチング素 子のばらつきを含めて、十分安全な値になる。


【0028】以上のように、本発明によれば、下記に述 べるような効果が得られる。

- (1) 入力電圧情報を小型でかつ低損失にて検出し、演 算負荷を少なくして、安定な電圧制御が実現できる。
- (2) 簡単な演算で中間コンデンサ容量の低下を検出で 30 【図13】従来の低損失コンバータ回路を示す構成図 きる。
- (3)回路損失の少ないコンバータであり、かつ回路信 頼性を簡単な方法で高めることができる。

【0029】また、上記実施の形態では、電圧極性検出 手段をフォトカプラを用いた構成としたが、これに限ら ず、電圧の極性が検出できれば他の方法を用いても良

[00.30]

【図3】



【発明の効果】以上述べたところから明らかなように本 発明は、回路上、主回路電流の通過素子数を減らし、回 路損失を低減し、効率向上を目指すと共に、主回路の損 失のみではなく、簡単なる構成にて、検出回路の小型化 ・低損失化を実現させ、かつ、回路の高信頼性を得るこ とができるという長所を有する。

【図面の簡単な説明】

【図1】本発明にかかるコンバータ回路の実施形態を示 す構成図

【図2】同実施の形態における制御回路の処理ブロック

【図3】上記図2における正弦波発生手段の動作を示す

【図4】上記図2における正弦波発生手段の動作を示す 波形図

【図5】上記図2における出力電圧検出手段の動作を示 す波形図

【図6】上記図5における出力電圧制御の処理手順を示 すフローチャート

す波形図

【図8】上記図5における出力電圧制御の処理手順を示 すフローチャート

【図9】図2における振り分け手段の動作原理を示す波

【図10】図2における振り分け手段の動作処理を示す フローチャート

【図11】従来のコンバータ回路を示す構成図

【図12】従来例における制御回路の処理ブロック図

【符号の説明】

1 交流電源

2a、2b 整流ダイオード

3a、3b スイッチング素子


4a、4b 高速ダイオード


10 制御回路


11 フォトカプラ

36 正弦波発生手段


[図4]








【図13】



[図12]



フロントページの続き

(72)発明者 小川 正則 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5H006 AA02 CA01 CA07 CB01 CB08 CC02 CC08 DA04 DB07 DC02 DC05